• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係關於一種相變材料，包括GexSbyTez，其中Ge（鍺）的原子濃度x介於30％～65％的範圍之間，Sb（銻）的原子濃度y介於13％～27％的範圍之間，以及Te（碲）的原子濃度z介於20％～45％的範圍之間。此材料的富含鍺族亦描述於此。一種包括此材料、適於整合電路的記憶體裝置亦描述於此。
    公开号:TW201301507A
    申请号:TW101116433
    申请日:2012-05-09
    公开日:2013-01-01
    发明作者:Huai-Yu Cheng；Hsiang-Lan Lung；Yen-Hao Shih；Simone Raoux；Breitwisch Matthew
    申请人:Macronix Int Co Ltd；Ibm；
    IPC主号:H01L45-00
    专利说明:
    富含鍺的GST-212相變記憶體材料
    本技術係關於基於相變記憶體材料之高密度記憶體裝置。
    相變記憶體材料如：硫族元素化合物材料以及相似的材料，可以在非結晶形狀態與結晶形狀態間，藉由施加適於在整合電路中實施之電流而導致相變。通常非結晶形狀態的特徵在於比通常結晶形狀態較高的電阻，可以穩定地被感應以指出資料。這些特性在使用程式可控的阻抗性材料形成不易變的記憶體電路產生影響，該不易變的記憶體電路可隨機存取讀寫。通常一個較低電流的操作可以從非結晶形改變至結晶形狀態。而從結晶形改變至非結晶形，在此指重設，通常是一個較高電流的操作，包括一個短暫高電流密度之脈衝以熔解或破壞結晶結構，之後相變材料快速冷卻，冷卻相變過程，使得至少相變材料的一部份在非結晶形狀態中穩定。在相變記憶體中，資料是藉由導致在非結晶形與結晶形狀態間相變材料之活性區域的轉變而儲存。低電阻結晶設定狀態的最高電阻R1與高電阻非結晶重設狀態的最低電阻R2之間的不同定義出用來從非結晶重設狀態中區分出結晶設定狀態的胞元的讀值限度。儲存於記憶體胞元的資料可由決定是否記憶體胞元具有對應於低電阻狀態或高電阻狀態之一電阻來決定，例如：藉由測量是否該記憶體胞元之電阻在讀值限度內，高於或低於一電阻值閾值。在GST-225族中的材料包括如在“GeSbTe三合金的結構、電以及動力參數”(E. Morales-Sanchez, Thin Solid Films 471 (2005)243-247)所報導的GeSbTe（鍺銻鍗）組合物以及Sb2Te3、GeTe連接線。從GST-225族中的材料所製造的傳統相變記憶體胞元在升高的溫度中會進行不希望得到的從非結晶形重設狀態至結晶形設定狀態的轉變。在升高的操作溫度中的陣列中的記憶體胞元的活性區域中的相變材料之不希望得到的轉變，會導致錯誤資料的產生以及想要儲存資料的遺失。努力改善GST-225相變記憶體胞元的熱穩定度導致在記憶體胞元中在較高的重設電流、較慢的設定與重設速度下操作，具有在結晶形設定狀態的低電阻與非結晶形重設狀態的高電阻之間差異的減少。因此亟需提供一種具有較高結晶溫度之相變記憶體材料，以防止在升高的操作溫度中從非結晶形重設狀態至結晶形設定狀態的不想要的轉變。更需要該相變記憶體材料在重設狀態的電阻值範圍與設定狀態的電阻值範圍間維持大的差異。在此亦描述在仍然保持快速設定與重設速度時，相變記憶體材料具有較高結晶溫度。最後，尚需在比傳統GST-225相變記憶體材料之重設電流低時，可從設定結晶狀態轉變至重設結晶狀態之相變記憶體材料。
    在此所述之GST-212族以及富含鍺之GST-212族之相變記憶體材料，比本領域使用之典型GST-225相變記憶體材料可具有較高結晶溫度、較低重設電流的需求、以及較佳之保持特性。在GST-212族中的材料具有高於170℃之結晶溫度，相較於GST-225相變記憶體材料，該材料可在具有快速設定速度時，維持高結晶溫度。相較於在GST-225族中的材料，在GST-212族中的相變記憶體材料具有降低的重設電流。在此所述之相變記憶體材料不會形成大空隙，也不會在後段製成程序暴露於升高的溫度後，在微粒尺寸保留大的變化。此外，在此所述之相變記憶體材料在升高的溫度中延長暴露後，保持在非結晶形重設狀態。在GST-212族中的相變記憶體材料在升高的溫度以及重複的操作循環之後，在非結晶形重設狀態的高電阻與結晶形設定狀態的低電阻間的電阻維持大的差異。在GST-212族內之材料以生長支配機制(growth dominated mechanism)結晶，而相對地，GST-225族內之材料透過成核支配機制(nucleation dominated mechanism)結晶。從GST-212族的相變記憶體材料製造之記憶體胞元裝置具有比此處所述之GST-225較高之結晶溫度。記憶體胞元裝置包括記憶體胞元陣列。每一個記憶體胞元包括耦合至記憶體胞元記憶體元件之第一電極與第二電極。記憶體元件包括在設定與重設狀態實質發生相轉變的一活性區域。在此描述用於製造記憶體胞元裝置之方法使用具有較GST-225高的結晶溫度之相變記憶體材料。本發明之其他面向與優點可以檢閱以下之圖示、詳細敘述以及申請專利範圍。
    本發明之實施例將在以下詳述並參照至附圖1-22。圖1為在各種原子百分比濃度下，使用點位置的灰階編碼之結晶溫度所呈現之三相圖，該點位置對應於GeSbTe （之後簡稱GST）組合物。在一實施例中，在此所述之高結晶溫度組合物通常位於沿著Ge/Sb2Te3連結線104，包含具有相似於Ge2Sb1Te2濃度之材料，以及Ge2Sb1Te2。此處命名為“GST-212族”的一組材料包含於形狀102內，包括GexSbyTez族群，其中Ge（鍺）的原子百分比濃度介於30％～65％的範圍之間，Sb（銻）的原子百分比濃度介於13％～27％的範圍之間，以及Te（碲）的原子百分比濃度介於20％～45％的範圍之間。此處命名為“富含鍺GST-212族”的一組材料包括在形狀102內的那些材料，其中Ge的最小濃度為40％。此處所述之富含鍺GST-212族具有高於200℃之結晶溫度，比典型的GST-225族材料高至少50℃。另外，此處所述之材料可以低重設電流操作，比典型的GST-225族材料低約30％。發展新的相變材料的一個重要因素是相變材料的電阻。尤其是在結晶狀態的電阻特別重要，因為這決定了裝置所需的重設電流。GST-225的電阻在結晶狀態時非常低，因此需要非常高的重設電流來重設。我們發現GST-212族以及“富含鍺GST-212族”。較高的鍺濃度導致在結晶狀態中的較高電阻，而因此需要較低的重設電流。因此，富含鍺GST-212之電阻接近GST-212之電阻，且兩者均具有比缺乏鍺GST-212較高之電阻。富含鍺GST-212之重設電流接近GST-212之重設電流，且兩者均具有比缺乏鍺GST-212較低之重設電流。比較GST-212與富含鍺GST-212，富含鍺GST-212之轉變溫度Tx較高，因此可進一步改善保持之特性。與GST-225相較，當具有足夠快之速度時（比GST-225慢，但仍足夠快速），我們的富含鍺GST-212為在結晶狀態中具有高Tx與高電阻之材料，結合所導致之低重設電流、優良之耐久性。富含鍺GST-212族材料包括在Ge-Sb2Te3相圖連結線104中，在連結線的點上的較高Ge濃度側，該連結線在相圖中通過最靠近Ge2Sb1Te2點。圖1所示之富含鍺GST-212族材料如具有被形狀102所包圍區域之組合物之材料，該材料具有高於200℃之結晶溫度。一代表性組合物為圖1中位置105之GeSbTe材料，顯示具有Ge的原子百分比濃度約42.9％、Sb的原子百分比濃度約20.5％、以及Te的原子百分比濃度約36.6％（在此指“代表性組合物”）在測試中有優異之特性。這些代表性組合物改善的性能特性包括約250℃之結晶溫度。增加的結晶溫度在升高的溫度中促進資料保留與裝置性能。另外，改善的性能特性也包括比起由GST-225材料所製造之記憶體裝置通常所需之重設電流少了30％的重設電流。減少的重設電流在低電力水準下允許較早的裝置程序。圖1所示之GST-225族材料如具有落於被橢圓形狀108所包圍區域之組合物之材料，這些GST-225族材料包括GeSbTe組合物，沿著或靠近在三相圖中Sb2Te3-GeTe連結線。如三相圖所示，在GST-225族內之組合物的材料具有低於150℃之結晶溫度。對於相變記憶體裝置在較高的溫度操作時，如此低的結晶溫度導致降低的資料保留。當溫度升高時，一部份的非結晶形相變材料從非結晶形重設狀態結晶為結晶形設定狀態。用於儲存資料之相變材料之結晶形設定狀態與非結晶形重設狀態之間的不同在於電阻。因此，若在記憶體胞元內的相變材料在升高的溫度中由非結晶形轉變為結晶形狀態，在記憶體元件中會產生與儲存錯誤的資料。而且，在升高的溫度中由非結晶形轉變為結晶形狀態會導致損失想要的儲存資料。因此，低結晶溫度導致在記憶體裝置中粗劣的資料保留以及要求的記憶體裝置性能特性之下降。在鍺缺乏的GST-212族材料中亦觀察到增加的結晶溫度。鍺缺乏GST-212族材料包括如圖1所示之在形狀102內的那些材料，具有鍺的原子百分比濃度介於30％～40％的範圍之間。在鍺缺乏的GST-212族中的材料不像那些在富含鍺GST-212族中的材料在結晶溫度上有戲劇性地增加。然而，在鍺缺乏的GST-212族中的材料仍具有結晶溫度介於170℃與超過200℃之間。此處所述之材料可摻雜雜質以變更使用摻雜的硫族元素化合物的記憶體元件之導電性、過渡時期溫度、熔化溫度、以及其他特性。用於摻雜的硫族元素化合物的代表性雜質包括氮、矽、氧、二氧化矽、氮化矽、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦以及氧化鈦。參見美國專利No.6,800,504與美國專利No.7,893,419。因此，GST-212族材料可摻雜雜質以進一步增加結晶溫度、降低重設電流、以及增進其他要求的材料性能態樣。如圖1所示之富含鍺GST-212族材料具有比GST-225族材料較高的結晶溫度。在富含鍺GST-212族中的代表性材料具有結晶溫度的範圍從約200℃至約315℃。富含鍺GST-212族材料的較高結晶溫度導致改善的裝置效能與資料保留。具體而言，在升高的操作溫度中，相變記憶體材料不會由非結晶形重設狀態轉變為結晶形設定狀態，而非結晶形重設狀態轉變為結晶形設定狀態將導致透過錯誤資料的產生以及想要儲存資料的遺失使較佳之性能特性下降。圖2比較GST-225（圖形124）、GST-212（圖形120）、缺乏鍺GST-212（圖形123）、以及富含鍺GST-212（圖形122）、組合物之電阻對溫度圖形。除了較高的過渡溫度Tx，在富含鍺GST-212族中的代表性組合物呈現比GST-225在結晶狀態有較高的電阻，亦可幫助減少重設電流。GST-225 124之電阻在約150℃的溫度開始急遽下降。這顯示GST-225的結晶溫度約150℃。GST-212 120之電阻在約200℃的溫度開始急遽下降，顯示GST-212的結晶溫度約200℃。比GST-225的結晶溫度高了接近50℃，因此在升高的溫度達到想要的性能特性以及改善的資料保留。在富含鍺GST-212族 124中的代表性組合物之電阻在約250℃開始急遽下降，顯示結晶溫度約250℃。將GST-212族材料從結晶設定狀態轉變為非結晶重設狀態所需之重設電流比GST-225族材料之重設電流少約30％。重設電流即將相變記憶體材料從結晶設定狀態轉變為非結晶重設狀態所需之電流量。重設電流會改變相變記憶體材料之溫度至最大之熔化溫度，因此一部份的結晶材料會熔化。相變記憶體材料的熔化部分快速地冷卻，因此固化為非結晶重設狀態。另一方面，設定電流即將相變記憶體材料從非結晶重設狀態轉變為結晶設定狀態所需之電流量。設定電流使相變記憶體材料克服結晶溫度，但低於最大熔化溫度，因此相變記憶體材料從非結晶形重設狀態結晶。如圖2所示，在結晶形設定狀態128的GST-225材料之電阻低於0.01歐姆-公分。在結晶形設定狀態130的GST-212材料以及在結晶形設定狀態132的富含鍺GST-212族之代表性化合物之電阻保持在0.01歐姆-公分以上，約0.05歐姆-公分，橫跨整個溫度範圍。GST-212族材料在結晶形狀態之電阻比GST-225族材料的高，包括GST-212以及富含鍺GST-212族之代表性組合物。因此，需要一個較低的重設電流將材料從設定結晶形狀態轉變為重設非結晶形狀態。因此GST-212族材料可以有較GST-225族材料低30％之重設電流。圖3為重設電流做為各種GST組合物胞元的常態化數目函數之圖示，進一步說明富含鍺GST-212族材料之降低的重設電流。130所代表之由富含鍺GST-212族群之代表性組合物所製造之胞元的常態化數目的重設電流比132所代表之由GST-225材料所製造之胞元的常態化數目的重設電流低。具體來說，從富含鍺GST-212所製造之胞元之50％常態化數目的重設電流約450 μA。從GST-225所製造之胞元之50％常態化數目的重設電流約700 μA。這種介於富含鍺GST-212與GST-225之間在重設電流的差異在常態化胞元的整個百分比範圍內維持一定值。因此，富含鍺GST-212族將材料從設定轉變為重設狀態所需之重設電流約比在測試之GST-225族材料之重設電流少30％。GST-212族之代表性材料與GST-225族材料相比，不可能在後段製程程序形成大量的空隙。這些空隙在後段製程程序被引進，在即使較低溫度下觸發在重設狀態中的非結晶形材料之結晶，持續地貫穿與典型的記憶體胞元裝置性能相關之設定與重設循環。因此，這些縫隙進一步以減少資料保留速率與增加錯誤資料儲存的機會而降低期望的性能特性。此外，穀粒尺寸的變異對於在後段製程程序的富含鍺GST-212族材料不會產生，而對於在後段製程程序的GST-212族材料會產生。這些穀粒尺寸之變異進一步作為引進在裝置操作期間介於設定與重設狀態間重複的轉變後材料內的缺陷。這些缺陷如前述所言，觸發非結晶形相變材料之結晶而因此降低性能特性。在後段製程程序間形成的縫隙與穀粒尺寸之大量變異歸因於在後段製程程序中升高的溫度下由立方體結晶結構轉變為六角密積結晶結構。在六角密積結構中的GST材料之大量似圓柱結構會促進材料中的穀粒尺寸中產生大量縫隙與變異。圖4顯示時間解析X光繞射資料做為用於富含鍺GST-212族材料之溫度函數。從圖4中可明顯看出，在266℃時，富含鍺GST-212族材料實質上具有立方體結晶結構。相較而言，GST-225族材料由立方體結晶結構轉變為六角密積結晶結構發生於約380℃。GST-212族材料具有更高的轉變溫度由立方體轉變為六角形。針對至少在此族群中的某些材料，對於富含鍺GST-212族材料由立方體結晶結構轉變為六角密積結晶結構發生於高於500℃的溫度。因為後段製程程序約在400℃的溫度進行，因此富含鍺GST-212族材料不會如GST-225族材料轉變為六角密積結構的結晶。因此在後段製程程序後，具有六角密積結構結晶之材料在穀粒尺寸中的縫隙與變異的特徵不會出現在GST-212族材料中。圖5(a)為在後段製程程序後，GST-225族材料的穿透式電子顯微鏡影像。圖5(b)為在後段製程程序後，富含鍺GST-212族材料的代表性組合物之穿透式電子顯微鏡影像。圖5(a)說明GST-225族材料有20 nm尺寸範圍的縫隙存在。然而在圖5(b)中，富含鍺GST-212族的代表性組合物的影像中沒有這種縫隙存在。此外，很明顯的在GST-225族材料中有很多穀粒尺寸的變異。如此多的穀粒尺寸的變異不會出現在富含鍺GST-212族材料中，該穀粒尺寸維持不變約20 nm。因此，在後段製程程序後，在穀粒尺寸中的縫隙以及大量變異等缺陷並不會存在於富含鍺GST-212族材料中。而這改善了裝置性能與減少遺失資料的機會以及錯誤資料的產生。GST-212族材料比GST-225族材料具有較高的活化能Ea。Kissinger方法用來提取代表性組合物的活化能，該代表性組合物具有鍺的原子百分比濃度約42.9％，銻的原子百分比濃度約20.5％，以及碲的原子百分比濃度約36.6％。Kissinger方法是基於針對鍺銻碲材料在不同的加熱速率中觀察到的在結晶中的變異而使用。代表性組合物的活化能為4.25 eV。另一方面，GST-225族材料的活化能僅2.65 eV。代表性組合物具有活化能比GST-225族材料高約2 eV。此較高的活化能表示GST-212族材料較高的結晶溫度。具體而言，需要較高熱能來啟動由結晶設定狀態轉變為非結晶重設狀態。富含鍺GST-212族材料在從非結晶狀態轉變為結晶狀態前可以接受更多的熱能，因而導致較高的結晶溫度。較高結晶溫度的優點已於前所述。圖6(a)與6(b) 顯示對於如圖6(a)沈積的以及如圖6(b)雷射熔化冷卻的代表性組合物，反射能力之改變做為雷射功率與期間的函數。如圖6(b)所示，在40 mW的40 ns的雷射脈衝足夠產生由結晶設定狀態轉變為非結晶重設狀態。此40 ns脈衝時間可比得上對於GST-225族材料將結晶設定狀態轉變為非結晶重設狀態約30 ns的脈衝時間。圖7(a)說明從結晶設定狀態中具有鍺的原子百分比濃度約42.9％，銻的原子百分比濃度約20.5％，以及碲的原子百分比濃度約36.6％的代表性組合物樣本之非晶形製圖。圖7(b)說明代表性組合物樣本之結晶片段做為消除功率函數。很明顯的，消除功率直接與寫入狀況有關。這顯示GST-212族材料的結晶是透過生長支配轉變程序，而非由GST-225族材料所觀察到的成核支配程序。當GST-212族材料的結晶是透過生長支配機制，而非成核支配機制發生，材料中缺陷的存在無法輕易地促進結晶。因此，當缺陷存在時，GST-212族材料無法在如GST-225族材料之低溫結晶。將GST-212族材料由非結晶重設狀態轉變為結晶設定狀態所需要的時間亦稱為設定速度，與GST-225族材料之設定速度相似。圖8顯示從代表性組合物製造之相變記憶體裝置之電阻-電流圖，該代表性組合物具有鍺的原子百分比濃度約42.9％，銻的原子百分比濃度約20.5％，以及碲的原子百分比濃度約36.6％。圖8中所測試之記憶體胞元具有第一電極介於30 nm-50 nm之間。如圖8所示，電阻落於非結晶形重設狀態電阻106歐姆與107歐姆之間至結晶形設定狀態電阻的低於105歐姆以下，使用80 ns之設定脈衝電流。此設定脈衝電流時間進一步於圖9中說明，圖9為結晶設定狀態電阻做為設定時間函數之Shmoo圖。針對圖9，用來產生資料的測試之記憶體胞元所，與前述在圖8中用來產生資料之記憶體胞元相同。從圖9中可明顯得知，僅需80 ns之設定速度，即可達到100千歐姆之結晶設定狀態電阻。富含鍺GST-212族材料的80 ns設定速度可比得上由GST-225族材料所製造之裝置之設定速度。因此，加入鍺形成之GST-212族材料在較高溫時促進記憶體胞元之性能，而同時仍保留快速的設定速度。此快速的設定速度是從GST-225族材料所製造之記憶體胞元的有利的特性。圖10為設定電阻做為設定脈衝時間函數，該設定脈衝時間函數用於在GST-212族與GST-225族中的各種材料。用來產生圖10資料之記憶體胞元與前述用來產生圖8、圖9資料之裝置相同。圖10說明使用80 ns設定脈衝可達到設定結晶形狀態電阻水準。如圖10所示，GST-212材料使用之設定脈衝之時間長度，其可與用來達到GST-225設定結晶形狀態電阻之設定脈衝時間相比，以達到低於105歐姆之設定結晶形狀態電阻。這更說明了當裝置在升高的溫度中性能特性被提升時，期望的快速設定脈衝時間仍然被保留。GST-212族材料比起GST-225族材料具有稍高的電阻飄移係數。圖11顯示在結晶設定狀態與非結晶重設狀態中胞元之電阻做為在每一循環中轉換記憶體胞元介於設定狀態與重設狀態間之循環數函數。圖11中用來說明產生資料之測試記憶體胞元與圖8、圖9中用來產生資料的記憶體胞元是相同的結構。此外，此記憶體胞元由GST-212族中最適性能特性材料所製造。如圖11所示，GST-212族材料之電阻飄移係數為0.102。此電阻飄移係數僅稍高於GST-225族材料之典型電阻飄移係數，0.096。因此，在通常之操作溫度下，由GST-212族材料所製造之記憶體胞元在多次操作循環間，對於設定與重設狀態，並不會遭受劇烈的電阻值改變。如此期望的性能特性與由GST-225族材料所製造之記憶體胞元所觀察到的在多次操作循環間，在設定與重設狀態中電阻值缺少變化之特性相似。圖12顯示具有鍺的原子百分比濃度約42.9％，銻的原子百分比濃度約20.5％，以及碲的原子百分比濃度約36.6％之代表性組合物所製造之記憶體胞元之位元計數做為電阻函數。如圖12所示，在裝置測試中，陣列中104個記憶體胞元保持設定狀態電阻，而陣列中超過104個記憶體胞元保持重設狀態電阻。結晶設定狀態電阻值之變化侷限於5千歐姆與20千歐姆之間的狹小範圍內。同時，非結晶重設狀態電阻值之變化侷限於400千歐姆與2000千歐姆之間的狹小範圍內。在狹窄與分離的範圍內電阻值如此的狹窄的分佈，亦進一步說明了先前所述之期望之性能特性，其中設定與重設狀態電阻值在數次操作循環後的狹窄範圍中保持分離與相對恆定。由GST-212族材料所製造之記憶體胞元在長時間暴露於高溫後，維持高度資料保留水準，以及具有少的產生錯誤資料的情況。圖13說明記憶體胞元於190℃烘烤於各種時間長度後，由代表性組合物所製造之記憶體胞元之陣列之位元計數做為重設狀態電阻之函數。圖13中用來產生資料之記憶體胞元與圖8、圖9中用來產生資料之記憶體胞元是相同的。烘烤記憶體胞元的時間從1小時至6小時。即使在烘烤6小時之後，記憶體胞元仍維持與只有烘烤1小時時相同之重設狀態電阻。因此，由GST-212族所製造之記憶體胞元可在長時間暴露於升高的溫度下，在重複的循環操作期間，可維持非結晶重設狀態電阻值。圖14說明在暴露於190℃於各種時間的期間後，從二氧化矽摻雜之GST-225族之材料所製造之記憶體胞元之陣列的位元計數做為重設狀態電阻函數。由二氧化矽摻雜之GST-225族材料所製造之記憶體胞元之陣列暴露於190℃的溫度於1小時至6小時。圖14顯示在暴露於升高的溫度於各種時間後，記憶體胞元陣列之非結晶重設狀態電阻。從圖14可清楚得知，在較高的非結晶形重設狀態電阻下，經過僅1小時暴露於190℃之溫度後，陣列中的記憶體胞元數目劇烈下降。另一方面，如圖13所示之由GST-212族材料所製造之記憶體胞元在暴露於190℃的溫度6小時後，仍維持非結晶形重設狀態電阻值2000千歐姆。因此，相對於由GST-225族材料所製造之記憶體胞元，由GST-212族材料所製造之記憶體胞元維持較佳的高溫性能特性，包括優異之資料保留速率。圖15說明由GST-212材料所製成之記憶體胞元300的橫剖面圖。該記憶體胞元300包括記憶體元件302，該記憶體元件302由記憶體材料的本體所組成，其中該相變記憶體材料之體積計量是在GST-212族中。記憶體胞元300包括一活性區域304。記憶體胞元300包括一第一電極306延伸穿越介電層308，與記憶體元件302之下表面接觸。一第二電極310形成於記憶體元件302上，以在第一電極306與第二電極310間、穿越記憶體元件302產生電流。該第一與第二電極306與310可包括，例如：氮化鈦、氮化鉭。另一方面，第一與第二電極306與310可各別為鎢、氮化鎢、氮化鋁鈦或氮化鋁鉭，或包括，另外的例子為一或多個選自由以下群組所組成之元素：摻雜矽、矽、碳、鍺、鉻、鈦、鎢、鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、氮、氧、釕及其組合。介電層308可包括氮化矽、氮氧化矽、氧化矽以及任何其他適合的介電材料。所述之記憶體胞元具有第一電極306，該第一電極306具有一相對窄的寬度312，此寬度312在某些實施例中為一直徑。第一電極306的窄寬度312導致第一電極306與記憶體元件302間的接觸面積少於記憶體元件302與第二電極310間的接觸面積。因此，電流集中於記憶體元件302鄰接第一電極306的部分，導致活性區域304與第一電極306靠近或接觸，如圖所示。記憶體元件302亦包括一非活性區域位於活性區域304之外，非活性區域是非活化的，在操作期間不會進行相轉變。即便活性區域304以外之非活性區域在裝置操作期間不會進行相轉變，整個記憶體元件的體積計量，包括活性區域304與非活性區域，是由GST-212相變記憶體材料所組成。圖16說明另一記憶體胞元370設計的橫剖面圖。記憶體胞元370包括記憶體元件372，該記憶體元件372由具有GST-212族材料的體積計量的相變材料之本體所組成，該GST-212族材料在電極間電流路徑中，穿越記憶體元件372。記憶體元件372為一柱狀形，且與第一、第二電極374與376分別在上表面與下表面378與380接觸。記憶體元件372具有實際上與第一、第二電極374與376相同之一寬度384以定義被電介質（未圖示）所環繞之多層柱狀物。此處所使用之“實際上”意指與製造公差相符。在操作時，電流通過第一與第二電極374與376之間，以及穿越記憶體元件372，在記憶體元件中活性區域382比其他區域更快變熱。這導致在裝置操作期間，主要之相轉變發生在發生於活性區域內。圖17說明另一記憶體胞元400設計的橫剖面圖。記憶體胞元400包括記憶體元件402，該記憶體元件402由具有GST-212族材料的體積計量的相變材料之本體所組成，該GST-212族材料在電極間電流路徑中，穿越記憶體元件402。記憶體元件402被電介質（未圖示）所環繞，且與第一、第二電極404與406分別在上表面與下表面408與410接觸。記憶體元件402具有永遠比第一、第二電極的寬度小的一變化寬度412。在操作時，電流通過第一與第二電極404與406之間，以及穿越記憶體元件402，在記憶體元件中活性區域414比其他區域更快變熱。因此，在記憶體元件402中活性區域的容積即為裝置操作期間，主要之相轉變發生之區域。本領域技術人士可以瞭解，此處所述之GST-212族之記憶體材料可用於各種記憶體胞元結構，且不限於此處所述之記憶體胞元結構。圖18為透過濺鍍系統製造GST-212記憶體裝置的方法的簡化圖。濺鍍系統包括腔室320，其內有GST-225濺鍍靶材322、鍺濺鍍靶材324與基板326裝置其中。濺鍍靶材322與324以及基板326與在濺鍍過程期間用來提供偏壓電壓的電源供應以及控制器328耦合。提供之偏壓電壓可以是直流電、脈衝直流電、射頻及其組合，可由控制器打開、關閉與控制以適合一特定之濺鍍過程。濺鍍腔室320配備以真空幫浦330或其他器材以排空腔室以及移除廢氣。該腔室亦配置以氣體來源332。在本發明的一個實施例中，氣體來源332為一惰性氣體的來源，如氬氣。此外，某些實施例可包括反應氣體的氣體來源332，例如使用氧氣或氮氣導致在大量的GST-212中增加其他成分。系統具有能力可動態控制從來源332而來的氣體流量以具有在濺鍍過程中所形成的層的組合物上的影響。供給給電源供應與控制器328至鍺濺鍍靶材324 之電源可用來控制如沈積層之組合物，以使該組合物落於GST-212族材料。當濺鍍一具有高縱橫比的基板時，可使用視準儀（未圖示）以改善覆蓋於高縱橫比的特徵上之統一性，以及其他理由。某些濺鍍系統如有需要具有可將視準儀移入與移出濺鍍腔室的能力。可以瞭解到此處的敘述為簡化的圖示足以作為啟發式的目的。濺鍍腔室為半導體製造廠之標準配備，且可由各種商業來源獲得。圖19為透過另一種濺鍍系統由GST-212族材料製造記憶體裝置的方法的簡化圖。圖19與圖18濺鍍系統的差別在於濺鍍靶材334是由GST-212族材料所組成，且未使用一分離的鍺濺鍍靶材。因此，從GST-212靶材而來的整個GST-212材料沈積於基板上，而非由GST-225靶材結合鍺靶材。圖20說明使用前述任一方法形成GST-212相變材料層之流程圖。該流程包括：首先在具有鍺與GST-225相變材料靶材，或GST-212族之材料組合物靶材的濺鍍腔室中裝置晶圓（步驟350）。接著，排空腔室（步驟352）以容許產生從靶材源濺鍍的離子流。一惰性氣體，如氬氣，流入該腔室以建立適合濺鍍的空氣（步驟354）。施加合適的偏壓電壓跨越基板與靶材，如一直流電偏壓，以在濺鍍腔室內建立需要引起濺鍍過程的一電場（步驟356）。選擇性地，在將晶圓暴露於濺鍍空氣前，可實施一預濺鍍間隔以準備靶材。濺鍍的狀況是以暴露晶圓來維持的，暴露的時間間隔足以得到在基板上記憶體材料的期望厚度（步驟358）。關掉偏壓以及注滿腔室（步驟360）。最後，移除具有沈積的GST-212層的晶圓或基板（步驟362）。圖21說明製造包括具有圖15所示之記憶體胞元結構之記憶體元件的記憶體胞元之製造流程圖，其中記憶體元件的體積計量為由GST-212族而來的材料。用於記憶體胞元之元件的參考標號對應於圖15中所使用之參考標號。在步驟450中，具有一寬度或直徑之312的第一電極306形成於延伸穿越介電層308。第一電極306包括氮化鈦，以及介電層308包括氮化矽。另一方面第一電極306可具有亞光刻寬度或直徑312。第一電極306延伸穿越介電層308至下方的存取電路（未圖示）。下方之存取電路可以習知之標準程序來形成，且存取電路之元件結構依據此處所述之陣列結構中的記憶體胞元來實施。一般而言，存取電路可包括存取裝置，如電晶體與二極體、字線與源線、導電插頭、以及在半導體基板中的摻雜區域。第一電極306與介電層308可以例如：使用2007年6月18日申請之美國專利申請案11/764,678，名稱為「製造具有柱狀底層電極之相變記憶體裝置的方法」（現為美國公開案2008/0191187）所揭露之方法、材料與程序，且做為參考資料併入此案。例如：電極材料層可形成於存取電路（未圖示）的上表面，接著使用標準光刻技術在電極層上給光阻層加上圖案，以形成覆蓋第一電阻306位置之光阻罩。接下來，修整光阻罩，使用例如氧電漿以形成具有覆蓋第一電極306位置之亞光刻面積之遮罩結構。接著使用修整的光阻罩來蝕刻電極層的材料，從而形成具有亞光刻直徑312的第一電極306。之後，形成與平面化電介質材料，以形成介電層308。在步驟452中，形成一相變元件，其具有從GST-212族而來之相變材料之體積計量。該相變材料是由任何前述之濺鍍系統方法所形成。接著在步驟454中形成第二電極310，以及在步驟456中執行後段製程程序以完成晶片之半導體程序步驟，導致如圖19所說明之結構。後段製程程序可以是如前案所知之標準程序，且所執行的程序依據記憶體胞元中晶片的構形來執行。一般而言，後段製程程序所形成之結構可包括接點、中間層介電質以及用來在晶片上互相連接之各種金屬層，該晶片包括電路耦合記憶體胞元至周邊電路。這些後段製程程序可包括在升高的溫度沈積電介質材料，如在400℃沈積氮化矽，或在500℃或更高的溫度沈積高密度電漿氧化物。由於這些程序，形成如圖14所示之控制電路與偏壓電路於裝置上。圖22為整合電路500之簡化方塊圖，其具有從GST-212族材料之體積計量的材料所組成之記憶體元件之記憶體胞元之記憶體陣列502。字線解碼器504具有讀值、設定與重設模式，與在記憶體陣列502中沿著列排列的複數字線506耦合與電連接。位元線（欄）解碼器508與在陣列502中沿著欄排列的複數位元線510電連接，用以在陣列502中讀取、設定與重設相變記憶體胞元（未圖示）。在匯流排512上提供位址至字線解碼器與驅動器504以及位元線解碼器508。方塊514中的檢測電路（檢測放大器）與數據輸入結構，包括用以讀取、設定與重設模式之電壓及/或電流來源，透過資料匯流排516耦合至位元線解碼器508。資料是透過資料輸入線518從整合電路500上之輸入/輸出埠，或從整合電路500內部或外部的其他資料提供至方塊514之資料輸入結構。其他電路520可包括於整合電路500上，如一般用途之處理器或特殊用途應用電路，或提供由陣列502所支持之系統在晶片上功能性的組合模組。資料藉由從方塊514之檢測放大器而來之資料輸出線522提供至整合電路500上之輸入/輸出埠或整合電路500內部或外部的其他資料目的地。在本實施例所執行之控制器524使用偏壓安排狀態機器、控制偏壓電路電壓與電流來源526之應用於偏壓安排之應用，其包括對於字線與位元線讀取、程式、消除、消除核對以及程式核對電壓及/或電流。此外，可執行對於熔化/冷卻循環之偏壓安排。可使用習知之特殊用途邏輯電路來執行控制器524。在另一實施例中，控制器524包括一個通常用途之處理器，可在相同之整合電路上執行，以執行電腦程式來控制該裝置的操作。在另一實施例中，使用結合特殊用途的邏輯電路與通常用途的處理器來執行控制器524。以上所述係利用較佳實施例詳細說明本發明，而非限制本發明的範圍，因此熟知此技藝的人士應能明瞭，適當而作些微的調整與組合，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
    102．．．形狀
    104．．．Ge/Sb2Te3連結線
    108．．．橢圓形狀
    300、370、400．．．記憶體胞元
    302、372、402．．．記憶體元件
    304、382、414．．．活性區域
    306、374、404．．．第一電極
    310、376、406．．．第二電極
    312、384、412．．．寬度
    378、408．．．上表面
    380、410．．．下表面
    320．．．腔室
    322．．．GST-225濺鍍靶材
    324．．．鍺濺鍍靶材
    326．．．基板
    328．．．電源供應控制器
    330．．．真空幫浦
    332．．．氣體來源
    334．．．濺鍍靶材
    500．．．整合電路
    502．．．具有GST-212記憶體元件之相變記憶體胞元之陣列
    504．．．字線解碼器與驅動器
    506．．．字線
    508．．．位元線解碼器
    510．．．位元線
    512．．．匯流排
    514．．．檢測電路(檢測放大器)/數據輸入結構
    516．．．資料匯流排
    518．．．資料輸入線
    520．．．其他電路
    522．．．資料輸出線
    524．．．控制器
    526．．．偏壓電路電壓與電流來源
    圖1為在各種原子百分比濃度下，GST組合物之結晶溫度的三相圖。圖2為說明GST-212族與GST-225族材料的電阻做為溫度函數之圖示。圖3為重設電流做為從GST-212族與GST-225族材料的胞元的常態化數目函數之圖示。圖4為時間解析X光繞射資料做為用於GST-212族材料之溫度函數。圖5(a)為在後段製程程序後，GST-225族材料的穿透式電子顯微鏡影像。圖5(b)為在後段製程程序後，GST-212族材料的穿透式電子顯微鏡影像。圖6(a)為反射能力之改變做為用於GST-212族材料的沈積樣本的雷射功率與期間的函數之圖示。圖6(b)為反射能力之改變做為用於GST-212族材料的雷射熔化冷卻樣本的雷射功率與期間的函數之圖示。圖7(a)為從結晶設定狀態具有從GST-212族最適性能特性之材料之樣本的非晶形製圖。圖7(b)為在各種消除功率脈衝時間，結晶片段做為消除功率函數的圖示，該各種消除功率脈衝時間用於具有從GST-212族最適性能特性之材料。圖8為具有從GST-212族最適性能特性之材料製造之相變記憶體裝置之電阻-電流圖。圖9為結晶設定狀態做為設定速度函數之Shmoo圖，該設定速度用於具有從GST-212族最適性能特性之材料。圖10為設定電阻做為設定脈衝時間函數，該設定脈衝時間函數用於在GST-212族與GST-225族中的各種材料。圖11為在結晶設定狀態與非結晶重設狀態中胞元之電阻做為具有從GST-212族最適性能特性之材料所製造之記憶體胞元之操作循環函數。圖12為具有從GST-212族最適性能特性之材料所製造之記憶體胞元之位元計數做為電阻函數之圖示。圖13為在暴露於190℃於各種時間的期間後，具有從GST-212族最適性能特性之材料所製造之記憶體胞元之位元計數做為電阻函數之圖示。圖14為在暴露於190℃於各種時間的期間後，從GST-225族之材料所製造之記憶體胞元之位元計數做為電阻函數之圖示。圖15為具有記憶體元件之記憶體胞元的橫剖面圖，該記憶體元件係由具有從GST-212族材料之體積計量的材料所製成。圖16為具有記憶體元件之另一記憶體胞元設計的橫剖面圖，該記憶體元件係由具有從GST-212族材料之體積計量的材料所製成。圖17為具有記憶體元件之另一記憶體胞元設計的橫剖面圖，該記憶體元件係由具有從GST-212族材料之體積計量的材料所製成。圖18為透過濺鍍系統製造GST-212記憶體裝置的方法的簡化圖。圖19為透過另一種濺鍍系統製造GST-212記憶體裝置的方法的簡化圖。圖20為使用濺鍍系統形成GST-212相變材料層之流程圖。圖21為從GST-212材料製造記憶體胞元之製造流程圖。圖22為整合電路實施從GST-212材料製造之記憶體胞元之陣列。
    無。
    权利要求:
    Claims (20)
    [1] 一種相變材料，包括GexSbyTez，其中Ge（鍺）的原子濃度x介於30％～65％的範圍之間，Sb（銻）的原子濃度y介於13％～27％的範圍之間，以及Te（碲）的原子濃度z介於20％～45％的範圍之間。
    [2] 如申請專利範圍第1項所述之相變材料，其中該材料具有一高於170℃之結晶溫度。
    [3] 如申請專利範圍第1項所述之相變材料，其中該相變記憶體材料在溫度高於500℃時，由一立方體結晶結構轉變為一六角密積結構。
    [4] 如申請專利範圍第1項所述之相變材料，其中該材料透過一生長支配機制(growth dominated mechanism)來結晶。
    [5] 一種相變材料，包括GexSbyTez，其中Ge的原子濃度x介於40％～65％的範圍之間，Sb的原子濃度y介於13％～27％的範圍之間，以及Te的原子濃度z介於20％～45％的範圍之間。
    [6] 如申請專利範圍第5項所述之相變材料，其中該材料具有一高於200℃之結晶溫度。
    [7] 如申請專利範圍第5項所述之相變材料，其中該相變記憶體材料在溫度高於500℃時，由一立方體結晶結構轉變為一六角密積結構。
    [8] 如申請專利範圍第5項所述之相變材料，其中該材料透過一生長支配機制來結晶。
    [9] 一種相變記憶體裝置，其包括：一第一電極與第二電極；以及一相變記憶體材料本體，位於該第一與第二電極之間，其中該相變記憶體材料本體的體積化學計量包括一鍺的原子濃度介於30％～65％的範圍之間，一銻的原子濃度介於13％～27％的範圍之間，以及一碲的原子濃度介於20％～45％的範圍之間。
    [10] 如申請專利範圍第9項所述之裝置，其中該相變記憶體材料本體具有一高於170℃之結晶溫度。
    [11] 如申請專利範圍第9項所述之裝置，其中該相變記憶體材料本體透過一生長支配機制來結晶。
    [12] 一種相變記憶體裝置，其包括：一第一電極與第二電極；以及一相變記憶體材料本體，位於該第一與第二電極之間，其中該相變記憶體材料本體的體積化學計量包括一鍺的原子濃度介於40％～65％的範圍之間，一銻的原子濃度介於13％～27％的範圍之間，以及一碲的原子濃度介於20％～45％的範圍之間。
    [13] 如申請專利範圍第12項所述之裝置，其中該相變記憶體材料本體具有一高於200℃之結晶溫度。
    [14] 如申請專利範圍第12項所述之裝置，其中該相變記憶體材料本體透過一生長支配機制來結晶。
    [15] 一種用於製造一相變記憶體裝置的方法，該方法包括：形成一第一電極；形成一相變記憶體材料本體，該相變記憶體材料本體與該第一電極接觸，其中一鍺的原子濃度介於30％～65％的範圍之間，一銻的原子濃度介於13％～27％的範圍之間，以及一碲的原子濃度介於20％～45％的範圍之間；以及形成與該相變記憶體材料本體接觸之一第二電極。
    [16] 如申請專利範圍第15項所述之方法，其中該形成一本體包括從一GST-255靶材與一鍺靶材共同濺鍍。
    [17] 如申請專利範圍第15項所述之方法，其中該形成一本體包括從一GST-212靶材濺鍍。
    [18] 如申請專利範圍第15項所述之方法，其中施加於該鍺靶材與基板之間的偏壓電壓係用來控制該鍺在該相變記憶體材料本體中的濃度。
    [19] 如申請專利範圍第15項所述之方法，更包括在形成該第二電極後，執行後段製程程序的步驟。
    [20] 如申請專利範圍第15項所述之方法，其中該相變記憶體材料具有一鍺的原子濃度介於40％～65％的範圍。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI459552B|2014-11-01|富含鍺的gst-212相變記憶體材料
    JP5845083B2|2016-01-20|ドープされた相変化材料を形成するための複合ターゲットのスパッタリング
    TWI433363B|2014-04-01|相變記憶體之介電質網格絕緣的相變結構
    US7569844B2|2009-08-04|Memory cell sidewall contacting side electrode
    US7910906B2|2011-03-22|Memory cell device with circumferentially-extending memory element
    US8158965B2|2012-04-17|Heating center PCRAM structure and methods for making
    US9917252B2|2018-03-13|GaSbGe phase change memory materials
    US7879645B2|2011-02-01|Fill-in etching free pore device
    TWI418070B|2013-12-01|具有穩定微結構之相變記憶體及製造方法
    US20110049456A1|2011-03-03|Phase change structure with composite doping for phase change memory
    US7527985B2|2009-05-05|Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
    US7956344B2|2011-06-07|Memory cell with memory element contacting ring-shaped upper end of bottom electrode
    US20170263863A1|2017-09-14|Phase change memory having a composite memory element
    US10050196B1|2018-08-14|Dielectric doped, Sb-rich GST phase change memory
    TWI400798B|2013-07-01|介電層夾置之柱狀記憶裝置
    KR101952879B1|2019-02-28|도핑된 상 변화 재료를 형성하기 위한 복합 타겟의 스퍼터링
    同族专利:
    公开号 | 公开日
    JP2013008948A|2013-01-10|
    US8946666B2|2015-02-03|
    CN102891252A|2013-01-23|
    US20120326111A1|2012-12-27|
    KR20130007416A|2013-01-18|
    JP6062155B2|2017-01-18|
    KR101929458B1|2018-12-14|
    TWI459552B|2014-11-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US4177475A|1977-10-31|1979-12-04|Burroughs Corporation|High temperature amorphous memory device for an electrically alterable read-only memory|
    US6033535A|1990-08-28|2000-03-07|Matsushita Electric Industrial Co., Ltd.|Optical information recording disk and method for manufacturing the same|
    US5596522A|1991-01-18|1997-01-21|Energy Conversion Devices, Inc.|Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements|
    DE69232814T2|1991-08-19|2003-08-07|Energy Conversion Devices Inc|Elektronisch löschbare, direkt überschreibbare multibit-einzelzellen-speicherelemente und aus diesen hergestellte anordnungen|
    US5544103A|1992-03-03|1996-08-06|Xicor, Inc.|Compact page-erasable eeprom non-volatile memory|
    US5825046A|1996-10-28|1998-10-20|Energy Conversion Devices, Inc.|Composite memory material comprising a mixture of phase-change memory material and dielectric material|
    US7935951B2|1996-10-28|2011-05-03|Ovonyx, Inc.|Composite chalcogenide materials and devices|
    US6087674A|1996-10-28|2000-07-11|Energy Conversion Devices, Inc.|Memory element with memory material comprising phase-change material and dielectric material|
    US5936274A|1997-07-08|1999-08-10|Micron Technology, Inc.|High density flash memory|
    US6709958B2|2001-08-30|2004-03-23|Micron Technology, Inc.|Integrated circuit device and fabrication using metal-doped chalcogenide materials|
    JP3896576B2|2002-07-11|2007-03-22|松下電器産業株式会社|不揮発性メモリおよびその製造方法|
    JP3944455B2|2003-01-31|2007-07-11|松下電器産業株式会社|半導体装置及びその製造方法|
    JP2004241535A|2003-02-05|2004-08-26|Matsushita Electric Ind Co Ltd|抵抗変化素子および製造方法|
    JP4011523B2|2003-07-07|2007-11-21|シャープ株式会社|アプリケーション管理装置|
    US7893419B2|2003-08-04|2011-02-22|Intel Corporation|Processing phase change material to improve programming speed|
    JP2005117030A|2003-09-17|2005-04-28|Mitsubishi Materials Corp|半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット|
    WO2005031752A1|2003-09-26|2005-04-07|Kanazawa University Technology Licensing Organization Ltd.|多値メモリおよびそのための相変化型記録媒体への記録方法|
    WO2005101398A1|2004-04-15|2005-10-27|Koninklijke Philips Electronics N.V.|Optical master substrate with mask layer and method to manufacture high-density relief structure|
    DE102005025209B4|2004-05-27|2011-01-13|Samsung Electronics Co., Ltd., Suwon|Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements|
    EP1766678A1|2004-06-30|2007-03-28|Koninklijke Philips Electronics N.V.|Method for manufacturing an electric device with a layer of conductive material contacted by nanowire|
    KR100652378B1|2004-09-08|2006-12-01|삼성전자주식회사|안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법|
    US7355238B2|2004-12-06|2008-04-08|Asahi Glass Company, Limited|Nonvolatile semiconductor memory device having nanoparticles for charge retention|
    JP4848633B2|2004-12-14|2011-12-28|ソニー株式会社|記憶素子及び記憶装置|
    JP2006202823A|2005-01-18|2006-08-03|Renesas Technology Corp|半導体記憶装置及びその製造方法|
    KR100682969B1|2005-08-04|2007-02-15|삼성전자주식회사|상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법|
    JP5520484B2|2005-12-12|2014-06-11|オヴォニクス，インコーポレイテッド|ゲルマニウムまたはテルル含有量の少ないカルコゲナイドデバイス及びカルコゲナイド材料|
    US7973384B2|2005-11-02|2011-07-05|Qimonda Ag|Phase change memory cell including multiple phase change material portions|
    WO2007057972A1|2005-11-21|2007-05-24|Renesas Technology Corp.|半導体装置|
    US20070171705A1|2005-12-15|2007-07-26|Parkinson Ward D|Writing phase change memories|
    US20070267620A1|2006-05-18|2007-11-22|Thomas Happ|Memory cell including doped phase change material|
    KR100782482B1|2006-05-19|2007-12-05|삼성전자주식회사|ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법|
    US7453081B2|2006-07-20|2008-11-18|Qimonda North America Corp.|Phase change memory cell including nanocomposite insulator|
    US7913215B2|2006-07-26|2011-03-22|Taiwan Semiconductor Manufacturing Co., Ltd.|Memory macro with irregular edge cells|
    US7501648B2|2006-08-16|2009-03-10|International Business Machines Corporation|Phase change materials and associated memory devices|
    US8138028B2|2007-02-12|2012-03-20|Macronix International Co., Ltd|Method for manufacturing a phase change memory device with pillar bottom electrode|
    US7969769B2|2007-03-15|2011-06-28|Ovonyx, Inc.|Multi-terminal chalcogenide logic circuits|
    KR100814393B1|2007-03-21|2008-03-18|삼성전자주식회사|상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법|
    US7732888B2|2007-04-16|2010-06-08|Qimonda Ag|Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device|
    US8357920B2|2007-04-20|2013-01-22|Nxp B.V.|Electronic component, and a method of manufacturing an electronic component|
    US7679163B2|2007-05-14|2010-03-16|Industrial Technology Research Institute|Phase-change memory element|
    US7745807B2|2007-07-11|2010-06-29|International Business Machines Corporation|Current constricting phase change memory element structure|
    US7893420B2|2007-09-20|2011-02-22|Taiwan Seminconductor Manufacturing Company, Ltd.|Phase change memory with various grain sizes|
    US7800159B2|2007-10-24|2010-09-21|Silicon Storage Technology, Inc.|Array of contactless non-volatile memory cells|
    US7800943B2|2008-01-18|2010-09-21|Qimonda Ag|Integrated circuit having a memory cell arrangement and method for reading a memory cell state using a plurality of partial readings|
    US20090230375A1|2008-03-17|2009-09-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Phase Change Memory Device|
    US7759770B2|2008-06-23|2010-07-20|Qimonda Ag|Integrated circuit including memory element with high speed low current phase change material|
    US7888165B2|2008-08-14|2011-02-15|Micron Technology, Inc.|Methods of forming a phase change material|
    US8124950B2|2008-08-26|2012-02-28|International Business Machines Corporation|Concentric phase change memory element|
    US7834342B2|2008-09-04|2010-11-16|Micron Technology, Inc.|Phase change material and methods of forming the phase change material|
    JP4635236B2|2008-10-30|2011-02-23|独立行政法人産業技術総合研究所|固体メモリの製造方法|
    JP2010183017A|2009-02-09|2010-08-19|National Institute Of Advanced Industrial Science & Technology|固体メモリ|
    JP2010287744A|2009-06-11|2010-12-24|Elpida Memory Inc|固体メモリ、データ処理システム及びデータ処理装置|
    US8363463B2|2009-06-25|2013-01-29|Macronix International Co., Ltd.|Phase change memory having one or more non-constant doping profiles|
    US20110049456A1|2009-09-03|2011-03-03|Macronix International Co., Ltd.|Phase change structure with composite doping for phase change memory|
    US8685291B2|2009-10-13|2014-04-01|Ovonyx, Inc.|Variable resistance materials with superior data retention characteristics|
    JP5883217B2|2009-11-06|2016-03-09|Tdk株式会社|六方晶系チタン酸バリウム粉末、その製造方法、誘電体磁器組成物および電子部品|US8680499B2|2012-01-23|2014-03-25|Micron Technology, Inc.|Memory cells|
    US8964442B2|2013-01-14|2015-02-24|Macronix International Co., Ltd.|Integrated circuit 3D phase change memory array and manufacturing method|
    CN103117087B|2013-01-16|2015-08-26|华中科技大学|一种短时与长时存储器件及存储方法|
    US9214229B2|2013-06-21|2015-12-15|Macronix International Co., Ltd.|Phase change memory material and system for embedded memory applications|
    KR102077641B1|2013-08-06|2020-02-14|삼성전자주식회사|상변화 물질막, 이의 형성 방법|
    US20160125936A1|2014-11-05|2016-05-05|International Business Machines Corporation|Phase change memory with metastable set and reset states|
    KR102304301B1|2014-12-23|2021-09-23|삼성전자주식회사|저항변화 물질막, 이를 포함하는 저항변화 메모리 장치|
    US9672906B2|2015-06-19|2017-06-06|Macronix International Co., Ltd.|Phase change memory with inter-granular switching|
    US9917252B2|2015-06-19|2018-03-13|Macronix International Co., Ltd.|GaSbGe phase change memory materials|
    US10050196B1|2017-05-04|2018-08-14|Macronix International Co., Ltd.|Dielectric doped, Sb-rich GST phase change memory|
    US10541271B2|2017-10-18|2020-01-21|Macronix International Co., Ltd.|Superlattice-like switching devices|
    US10374009B1|2018-07-17|2019-08-06|Macronix International Co., Ltd.|Te-free AsSeGe chalcogenides for selector devices and memory devices using same|
    TW202032625A|2019-02-22|2020-09-01|日商東芝記憶體股份有限公司|半導體儲存裝置|
    US11195999B2|2019-11-13|2021-12-07|International Business Machines Corporation|Phase change material with reduced reset state resistance drift|
    US11121319B2|2019-12-11|2021-09-14|International Business Machines Corporation|Phase-change memory with no drift|
    US11158787B2|2019-12-17|2021-10-26|Macronix International Co., Ltd.|C—As—Se—Ge ovonic materials for selector devices and memory devices using same|
    US20210257547A1|2020-02-13|2021-08-19|International Business Machines Corporation|Phase change memory using multiple stacks of pcm materials|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161500446P| true| 2011-06-23|2011-06-23||
    US13/327,595|US8946666B2|2011-06-23|2011-12-15|Ge-Rich GST-212 phase change memory materials|
    [返回顶部]